


AD9764 高速 DA 模块

用户手册 V1.0



淘宝官网: <http://fzlzdz.taobao.com>

搭配的开发板链接如下:

<https://item.taobao.com/item.htm?ft=t&id=623281040007>

 凌智电子工作室 出品

2021 年 07 月

官方店铺: <http://fzlzdz.taobao.com>

凌智电子  力作

目 录

1	模块简介.....	1
1.1	模块框图.....	1
1.2	模块主要特性.....	2
2	模块电路设计.....	3
2.1	高速 DA 转换电路设计.....	3
2.2	差分转单端电路设计.....	5
2.3	7 阶无源滤波电路设计.....	6
2.4	后级放大电路设计.....	6
3	模块连接方法.....	7
4	测试程序设计.....	9
5	模块测试结果.....	9
5.1	测试仪器.....	9
5.2	测试结果.....	10
6	模块使用注意事项.....	13
7	模块版本历史.....	13

1 模块简介

选用高速 DA 模块需要特别注意如下几个问题：

(1) 注意高速 DA 的时钟 CLK 对地的影响，需要严格区分数字地和模拟地，否则输出波形精度降低还容易导致输出波形变形等。

(2) 根据采样定理以及 D/A 转换的量化误差，需要后级的低通滤波器平滑输出波形。性能优良的滤波器才能保证输出波形不失真、不过冲，并提高输出波形频率。这一点也是高速 DA 模块最核心的部分，不是随便电容电感组合或者滤波软件就可以解决的，需要丰富的工程经验。

(3) 需要正确使用供电电源。不可以直接使用没经过任何滤波措施的开关电源（由于大多开关电源纹波都很大），在条件许可的情况下强烈建议使用低纹波的线性直流稳压电源。

(4) 注意高速 DA 数据接口的抗干扰设计，保证数据的正常输出。

(5) 允许输出电压范围越宽越好。

本模块很好地解决了以上问题，性能优异，具体指标和设计如下所述。

1.1 模块框图

高速 DA 模块采用 ADI 公司的高速 14bit、最大采用速率 125MSPS 的芯片 AD9764，片内自带基准电压，满足工业级应用。其模块实物和具体框图分别如图 1.1.1 和图 1.1.2 所示，包括信号 34PIN 电源/数字接口、高速 DA 转换、差分转单端、7 接无源滤波、信号放大、信号输出接口及电源管理(+5V 转-5V 和+3.3V)等。




图 1.1 高速 DA 模块实物图




图 1.2 高速 DA 模块硬件结构框图

1.2 模块指标参数描述

参数名称	参数值	备注
模块名称	双路高速 AD9764 模块	
模块类型	数模转换器模块	
模块供电范围	DC5V (TYP)	
通信协议	并行通信	
基准电压	内部 1.2V 基准 外部基准可调	基准有两种方式可选，内部和外部
模块带宽	26MHz (-3dB)	-1dB 带宽可达到 14MHz
模块提供例程	FPGA 例程	采用 Verilog 语言
模块输出电压范围	6Vpp (Max) 600mVpp (Min)	当选择外部基准时，通过电位器改变输出幅度，最大 6Vpp 输出。
输出通道数	2 通道	两路独立控制输出
输出阻抗	50 Ω	
模块控制电平	3.3V	
DAC 分辨率位数	14 位	
更新速率	125MSPS	
模块输出接口	SMA 接口	
模块保护	带有电源反接保护	没有限压限流保护
模块优点		1、板载高阶滤波器设计，保证输出波形平坦度 2、可以通过电位器改变输出幅度；
模块应用		波形发生器、传感器激励源、DDS 信号发生器等
模块接口类型	多种	控制接口和供电电源采用双排 2.54 母座； 输出接口采用标准 SMA 接口
模块尺寸	76*43.5*20	长*宽*高 (mm)
模块重量	30g	

2 模块电路设计

高速 DAC 数据采集模块硬件电路如图 2.1 所示。包括高速 DA 转换电路、差分信号转单端信号电路、无源 LC 滤波电路、后级放大电路及电压管理(-5V 及 3.3V 电源的生成)电路即构成。




图 2.1 模块硬件电路图

2.1 高速 DA 转换电路设计

AD9764 为 14bit、125MSPS 的电流输出型高速 DA 转换器，其原理框图如图 2.1.1 所示。芯片采用单电源 2.7~5.5V 供电；芯片内部集成了一个 1.20V 的基准电压源，基准电压也可外部输入，输入方式通过 REFLO 引脚进行选择；芯片满量程电流 I_{OUTFS} 输出由 R_{SET} 电阻和基准电压 V_{REFIO} 决定，它们的对应关系为

$$I_{OUTFS} = 32 \times V_{REFIO} / R_{SET}$$





图 2.1.1 AD9764 内部结构框图

高速 DAC 模块电路如图 2.1.2 所示。为了方便输出信号幅度的改变，基准电压可使用内部基准源，也可外部输入，默认使用内部输入基准，当 J3/J5 用跳帽短接时，使用内部基准源；当 J3/J5 断开时，使用外部基准，外部基准由 J2/J4 的‘2’脚输入。模块上有简单的可调电压（调节 VR1/VR2），可变电电压调节范围为 100mV~1250mV，输出电压范围 500mV~600mV 峰峰值。电阻 R_{SET} 取 2k，此时对应的满量程输出电流为 $16 \times V_{REFIO}$ 。AD9764 的数字端口和控制器（比如 FPGA）的连接部分串接了限流电阻，防止信号反射出现振铃现象，破坏信号的完整性。






图 2.1.2 AD9764 设计电路图

2.2 差分转单端电路设计

当 R_{SET} 取 $2k$, V_{REFIO} 使用内部基准 $1.2V$ 时，满量程输出电流为

$$\begin{aligned} I_{OUTFS} &= 32 \times V_{REFIO} / R_{SET} \\ &= 32 \times 1200(mV) / 200 \\ &= 19.2 \text{ mA} \end{aligned}$$

R_{LOAD} 为 R_{11} 和 R_{13} 的并联，其值为

$$R_{LOAD} = 50 // 160 = 38$$

差分放大电路的放大倍数 A_1 为

$$A_1 = R_8 / R_{13} = 390 / 160 = 2.43$$

所以，差分转单端最终的输出为

$$\begin{aligned} U_1 &= 2 \times I_{OUTFS} \times R_{LOAD} \times A_1 \\ &= 2 \times 19.2 \times 38 \times 2.43 \\ &= 3545.85 \text{ mv} \end{aligned}$$

差分转单端电路如图 2.2.1 所示。




图 2.2.1 差分转单端电路图

2.3 7 阶无源滤波电路设计

使用 DDS(数字频率合成)技术, 由于其相位和幅度分辨率是有限的, 所以其输出会存在杂散噪声(相位截断杂散以及与相位-幅度转换过程相关的杂散)。为了得到干净低抖动的信号, 需对输出波形进行滤波。为了得到最大的平坦度和对噪声的快速抑制, 本模块使用 7 阶无源 LC 椭圆低通滤波器。

滤波器的截止频率一般为 DAC 时钟频率的 0.32 倍左右; 本模块最大时钟 100MHz, 所以该模块选用 32MHz 的低通滤波器。滤波器参数及仿真由滤波器设计软件 Fiter solution10.0 设计完成。贝塞尔滤波器的电路原理图、幅频特性及脉冲响应如图 2.3.1~2.3.3 所示。




图 2.3.1 32M-7 阶贝塞尔滤波参数




图 2.3.2 32M-7 阶贝塞尔滤波幅频特性




图 2.3.3 32M-7 阶贝塞尔滤波脉冲响应

使用贝塞尔滤波器, 可以得到无过冲的方波或者三角波。

2.4 后级放大电路设计

为了防止后级电路对滤波器的影响及输出更高的电压值, 后级增加一级同相放大电路, 使输出电压最大输出达到 6V 左右。后级放大电路如图 2.4.1 所示。

官方店铺: <http://fz1zdz.taobao.com>

凌智电子 力作




图 2.4.1 后级放大电路原理图

为输出信号用射频线接到示波器观察，射频线的特性阻抗为 50Ω ，所以在放大电路输出端串接一个 50Ω 的匹配电阻。

差分转单端电路输出电压值 U_1 为 3545.85mV ，经过滤波器后衰减一半，即滤波器输出电压 U_2 为 1772.93mV 。后级再次对信号进行 3.43 倍的放大，最终的输出电压 U_{out} 为

$$U_{\text{out}} = 3.43 \times 1772.93 = 6088\text{mV}$$

3 模块连接方法

图 3.1 和图 3.2 展示模块的接口示意图和系统连接图。




图 3.1 模块接口说明





图 3.2 系统测试连接图

4 测试程序设计

模块测试使用 FPGA 进行，其测试程序如下，包括锁相环模块、DDS 模块和按键控制模块。FPGA 顶层文件 RTL 视图如图 4.1 所示。

锁相环模块（PLL）将外部输入的 50MHz 信号倍频到 125MHz(DAC 最高采样速率)；按键控制模块（key_con）用于检测按键 K1 按下时，增加输出频率,K2 按下时，切换输出波形；累加器(add_32bit)用于生成 ROM 表地址；ROM 表（ROM_Sin）用于存放正弦信号波形；数据输出选择模块(sel_wave)用于选择输出波形的类型(正弦波、方波、锯齿波)。




图 4.1 FPGA 测试程序原理图

根据 AD9764 的控制时序图(如图 4.2 所示)，数据是在时钟的上升沿进行转换，在转换之前，数据稳定必须保持 2ns 以上，所以程序设计是，数据输出时钟比 DA 转换时钟超前 2ns 以上，相位控制由 FPGA 内部的锁相环模块进行调节。如果 DA 转换时数据稳定时间不够，将导致输出信号有毛刺或者失真情况。

DIGITAL SPECIFICATIONS

Parameter	Min	Typ	Max	Units
DIGITAL INPUTS				
Logic "1" Voltage @ DVDD = +5 V	3.5	5		V
Logic "1" Voltage @ DVDD = +3 V	2.1	3		V
Logic "0" Voltage @ DVDD = +5 V		0	1.3	V
Logic "0" Voltage @ DVDD = +3 V		0	0.9	V
Logic "1" Current	-10		+10	μ A
Logic "0" Current	-10		+10	μ A
Input Capacitance		5		pF
Input Setup Time (t_s)	2.0			ns
Input Hold Time (t_H)	1.5			ns
Latch Pulsewidth (t_{LPW})	3.5			ns

Specifications subject to change without notice.




Figure 1. Timing Diagram

图 4.2 AD9764 控制时序图

5 模块测试结果


5.1 测试仪器

示波器：RIGOL DS2202


官方店铺：<http://fzlzdz.taobao.com>

凌智电子 力作


(1) 1KHz正弦波输出




(2) 200KHz正弦波输出




(3) 2MHz正弦波输出



(4) 10MHz正弦波输出



(5) 25MHz正弦波输出




以上波形是正弦波波形输出

为了让输出方波和三角波信号上升沿平缓无过冲，板上滤波器选用贝塞尔滤波器，其输出方波和三角波的上升沿或下降沿无过冲现象。但由于贝塞尔滤波器特性的原因，正弦波输出的带宽将受到影响，模块的正弦波-1dB 带宽约为 10MHz，-3dB 带宽约为 25MHz，当信号大于 20MHz 时，波形会抖动（镜像频率没被滤除导致）。

(1) 1MHz 方波输出



(2) 1MHz 锯齿波输出



6 模块使用注意事项

- (1) 供电说明：模块是 5V 供电，带有反接保护功能；切记不能**大于 5V 电压供电**；
- (2) 本模块输出接口采用是 SMA 接口。模块使用标准的 RG316 **射频同轴电缆线**测试，**特性阻抗为 50Ω**。也强烈建议使用射频线输出信号，性能更好更稳定。
- (3) FPGA 软件的使用方法，如果不懂，请自行查阅相关资料。
- (4) 以上测试结果和测试仪器也有关系，不同测试仪器结果有点偏差属于正常现象。

7 模块版本历史

版本号	修改时间	修改内容
V1.0	2021.07.16	定稿